# 布局数据文件解析

集成电路设计中的数据结构与文件格式解析

## 课程介绍

本课程深入讲解集成电路设计中布局数据的结构与解析方法。布局数据文件描述了芯片设计中的各种元素，包括布局单元（Module）、引脚（Pin）、网络（Net）和布局栅格（SiteRow）等。通过学习这些数据结构，理解芯片设计工具如何处理布局文件和信息，为后续的布局算法学习打下坚实基础。

## 核心知识点归纳

### 1. 布局单元 (Module)

布局单元是芯片设计中的基本构建块，是物理设计的最小单位，分为两种类型：

- **可移动单元 (Node)**：包含Standard cell（标准单元）和Macro cell（宏单元）
- **固定单元 (Terminal)**：位置固定的单元，通常为I/O端口或预先放置的模块

具体单元类型在BookShelf文件中的`*.nodes`文件中定义，固定状态在`*.pl`文件中定义。

Standard cell和Macro cell的区别：

- Standard cell：标准高度的单元，通常实现基本逻辑功能，高度一致便于自动布局布线
- Macro cell：大型功能块，具有不规则形状和尺寸，如存储器、处理器核等

关键属性定义：

```
int idx;                // 唯一标识符
Tier *tier;             // 所属层
string name;            // 单元名称
float width;            // 宽度
float height;           // 高度
float area;             // 面积
float orientation;      // 方向
bool isMacro;           // 是否为宏单元
bool isFixed;           // 是否固定
bool isAl;              // 是否标准单元
bool isFiller;          // 是否为填充单元
vector<Pin*> modulePins;  // 引脚列表
vector<Net*> nets;        // 网络列表
```

其中，`modulePins`为布局单元引脚的链表，`nets`为布局单元所在网络的链表。

### 2. 引脚 (Pin)

引脚是布局单元与外部连接的接口点，是单元与网络之间的连接桥梁。

关键属性定义：

```
int idx;          // 唯一标识符
Module *module;   // 所属布局单元
Net *net;         // 所属网络
POS_2D offset;    // 相对于单元中心的偏移量
int direction;    // 方向：0=输出，1=输入，-1=未定义
```

其中，`offset`为引脚位置相对于单元中心的偏移，这对于准确计算连线长度和时序至关重要。

### 3. 网络 (Net) 与超图模型

**超图概念**

超图(Hypergraph)是图的一种推广，其中"边"（称为超边）可以连接任意数量的顶点，而不仅仅是两个。在集成电路设计中，使用超图而不是普通图是因为某些设计约束可能涉及到多个元件（顶点）之间的关系，而不仅仅是两个元件之间的关系。

普通图与超图的区别：

- **图（Graph）**：由顶点（vertices）和边（edges）组成，边是连接两个顶点的线段，边是二元关系
- **超图（Hypergraph）**：超边可以连接任意数量的顶点，而不仅仅是两个，可以包含一个顶点、两个顶点或多个顶点

在布局问题中，可能需要考虑多个元件之间的距离约束，这就需要用到超边来表示。

网络属性定义：

```
int idx;          // 唯一标识符
vector<Pin*> netPins;  // 网络连接的引脚列表
```

超图模型能够更好地表示集成电路中的复杂连接关系，特别是当需要同时考虑多个元件之间的约束时。

### 4. 布局栅格 (SiteRow)

SiteRow定义了芯片上可用于放置单元的位置栅格。在BookShelf文件的`*.scl`文件中定义。

关键属性定义：

```
double bottom;          // 底部Y坐标
double height;          // 行高
double step;            // X方向最小步长
POS_2D start;           // 左下角坐标
POS_2D end;             // 右下角坐标
ORIENT orientation;     // 方向：N(正常)S(1)
vector<Interval> intervals;  // 间隔列表
```

SiteRow为自动布局算法提供了单元放置的合法位置信息，确保单元放置在正确的位置上。

### 5. BookShelf文件格式

BookShelf是集成电路设计中常用的开源文件格式集合，包含以下文件类型：

**`*.nodes`文件**

定义布局单元及其属性，包括单元名称、宽度、高度和类型等信息。

**`*.pl`文件**

定义单元位置和固定状态，包含每个单元的坐标和是否固定。

**`*.scl`文件**

定义布局栅格(SiteRow)，描述芯片上可放置单元的位置信息。

**`*.nets`文件**

定义网络连接关系，描述单元引脚之间的连接情况。

### 6. 布局数据分析

通过对布局数据的解析，可以获取芯片设计的关键指标。这些指标对于评估布局质量和优化布局算法至关重要。

以adaptec1设计为例，解析后可得到以下信息：

| 指标 | 说明 | 示例值(adaptec1) |
|---|---|---|
| 核心区域 | 芯片可布局区域范围 | (459,459) to (11151,11139) |
| 行高/行数 | 布局栅格的基本参数 | 12 / 890 (site step 1.000000) |
| 核心面积 | 总可用布局面积 | 114190560 (1.14190e+08) |
| 单元面积 | 所有单元占用的面积 | 37286292 (32.65%) |
| 可移动面积 | 可移动单元占用的面积 | 37286292 (32.65%) |
| 固定面积 | 固定单元占用的面积 | 64093992 (56.13%) |
| 核心内固定面积 | 核心区域内固定单元面积 | 49164072 (43.05%) |
| 布局利用率 | 可移动单元面积与空闲位置比例 | 57.34% (=move/freeSites) |
| 核心密度 | 已使用面积与核心面积比例 | 75.71% (=usedArea/core) |
| 单元数量 | 总单元数 | 210904 (=210k) |
| 对象数量 | 总对象数（含固定单元） | 211447 (=211k) (fixed: 543) (macro: 0) |
| 网络数量 | 总网络数 | 221142 (=221k) |
| 最大网络度 | 连接最多引脚的网络所连接的引脚数 | 2271 |
| 引脚数量 | 总引脚数 | 944053 |

此外，还有引脚度分布统计：

- 2引脚网络：117104个
- 3-10引脚网络：86566个
- 11-100引脚网络：17470个
- 100+引脚网络：2个

## 动手任务

### 任务名称：简易布局数据解析器开发

设计并实现一个能够解析简化版BookShelf格式文件的程序，计算并输出布局的关键指标。

**任务要求：**

1. 解析提供的简化.nodes、.pl和.scl文件
2. 计算以下布局指标：
   - 核心区域面积
   - 可移动单元与固定单元的数量和面积比例
   - 布局利用率
   - 核心密度
   - 单元和引脚总数
   - 网络度分布统计
3. 以清晰格式输出结果

**实现步骤：**

1. 设计数据结构表示Module、Pin、NetROISiteRow
2. 实现文件读取功能，解析简化版BookShelf格式
3. 计算布局指标
4. 格式化输出结果

**示例输入文件格式**

示例.nodes文件内容：

```
# Nodes File
# 格式: 单元名称 宽度 高度 类型 [可选属性]
U1 12 8 terminal
U2 16 12 macro
U3 8 8 standard
U4 10 10 standard
```

示例.pl文件内容：

```
# Placement File
# 格式: 单元名称 X坐标 Y坐标 方向 固定状态
U1 100 200 N fixed
U2 150 250 FN movable
U3 200 300 N movable
U4 250 350 FS movable
```

示例.scl文件内容：

```
# SiteRow File
# 格式: SiteRow 坐标 底部Y坐标 行高 步长 起点坐标 终点坐标 方向
SiteRow 0 100 12 1.0 (0,0) (1000,0) N
SiteRow 1 112 12 1.0 (0,12) (1000,12) N
SiteRow 2 124 12 1.0 (0,24) (1000,24) N
```

**预期输出示例：**

```
Core region: lower left: (0,0) to upper right: (1000,800)
Row Height/Number: 12 / 50
Core Area: 800000
Cell Area: 350000 (43.75%)
Movable Area: 250000 (71.43% of cell area)
Fixed Area: 100000 (28.57% of cell area)
Placement Util.: 62.50%
Core Density: 70.00%
Cell #: 1250
Fixed Cell #: 150
Net #: 980
Max Net Degree: 24
Pin #: 3850
Pin Degree Distribution:
  2-pin nets: 650
  3-10 pin nets: 300
  11-100 pin nets: 29
  100+ pin nets: 1
```

**拓展任务：**

- 实现可视化功能，显示单元布局情况
- 添加网络解析功能，计算平均网络度
- 实现简单的布局合法性检查（如单元重叠检测）
- 支持更多BookShelf文件格式特性（如不同方向的单元）
- 计算并显示布局的热点图（密度分布）

## 学习成果

完成本课程后，能够：

- 理解集成电路设计中布局数据的基本结构和表示方法
- 解析BookShelf格式文件并提取关键信息
- 计算布局相关的重要指标
- 设计合适的数据结构来表示布局元素
- 理解超图模型在集成电路设计中的应用
- 为进一步学习布局算法和优化技术打下基础

通过本任务，可获得集成电路设计工具开发的实际经验，理解工业界常用的数据格式和算法，为未来从事EDA工具开发或芯片设计工作奠定基础。

© 2025 集成电路设计教学材料 | 布局数据文件解析